Еще один механизм реконструктора связан непосредственно с работой логического процессора - это механизм управления выполнением операций. Для всех не определенных в базовой архитектуре кодов операций, а также для всех привилегированных команд и, возможно, некоторых специальных непривилегированных команд в специальной таблице, связанной с описателем, указывается, считать ли операцию недействительной (программное прерывание), считать ли операцию управляющей (вызывает переключение конфигураций) или выполнять и одном из двух возможных вариантов.

Смысл этого механизма заключается, во-первых, в возможности свободного введения дополнительных команд, не определенных в базовой архитектуре; во-вторых, в возможности организации программного моделирования отдельных команд с боне тонкой, чем по признаку, привилегированности дифференциацией (например, только команд ввода-вывода). Наконец, в-третьих, можно модифицировать выполнение команд в процессоре так, чтобы, скажем, манипулирование часами в рабочей конфигурации ограничивалось соответствующими полями описателя, а в служебной конфигурации выполнялось с реальными часами. За счет описываемого механизма удается ввести (причем без опасений войти в противоречие с естественным развитием базовой архитектуры) ряд необходимых при работе программ реконструктора команд, обеспечивающих, например, доступ к описателям (необходимость этих команд объясняется тем, что описатели могут неявно использоваться, поэтому возможны неприятности при использовании обычных команд).

Основная память логической конфигурации (логическая основная память) определяется таблицей расширенной префиксации, указанной в описателе. Эта таблица определяет одноуровневое преобразование реального адреса (в смысле базовой архитектуры) в абсолютный адрес физической основной памяти; преобразование выполняется постранично, страницами по 2 кбайт. В отличие от определенной в базовой архитектуре префиксации, преобразующей адреса только первых 4 кбайт памяти, преобразованию расширенной префиксации подвергается вся логическая основная память. Еще одним отличием является то обстоятельство, что преобразованию подвергаются адреса не только при обращениях к основной памяти процессора, но и при обращениях к ней при выполнении операций ввода-вывода. Поэтому расширенная префиксация весьма сходна с трансляцией адреса основной памяти в архитектуре VSE, однако обладает большей гибкостью с точки зрения управления: таблица расширенной префиксации находится всегда в основной памяти, а явное задание в описателе адреса этой таблицы позволяет организовать переключение таблиц, т. е. обеспечить отдельные адресные пространства для различных конфигураций. Способ обращения к таблице расширенной префиксации не зависит от источника и типа обращения к памяти; структура записей таблице определяется особенностями архитектуры логической конфигурации.